接口逻辑把传输请求变成事务，DMA仍需要软件配置
产品作用
这里的总线接口单元（BIU）指DMA或处理器系统中承担总线事务交接的逻辑，包括地址、数据缓冲、握手及响应处理。它不必是一颗可单独购买的芯片。AMD AXI DMA是可在FPGA等器件中实现的软IP，其存储器映射与流接口用于数据搬运，初始化、状态与管理通过AXI4-Lite完成。该整核用来说明接口功能，不能作为独立BIU器件型号或封装证明。[1]
四个逻辑功能，按实现划分边界
这些是逻辑结构，不能当含四颗分立芯片的制造BOM。仲裁可能在互连中，缓冲可以是寄存器或存储资源，控制也可分布在多个接口及DMA模块中。
左右滑动查看完整表格 →
| 部件 | 作用 | 材料与配置 |
|---|---|---|
| 地址生成逻辑 | 根据地址、长度及传输形式产生访问地址。地址宽度、数据宽度和每拍传输字节数要分开；DMA使用的地址还须对应设备可访问的地址空间。[1][2][3] | 数字算术、寄存器与控制逻辑，可由承载器件的逻辑资源实现；工艺和封装属于实际芯片，不由这个功能名决定。[1] |
| 仲裁与互连访问逻辑 | 在多个请求者竞争资源时协调访问。AXI规范允许多种互连拓扑，仲裁所在位置和调度策略按系统实现确认，不能把全系统仲裁器必然算入每个BIU内部。[2] | 互连及数字控制资源；在系统框图中标明由BIU、互连IP或其它模块承担。[1][2] |
| 数据缓冲／寄存器 | 暂存数据并配合流控，使数据在接收端尚未准备好时保持有效。缓冲深度、背压、字节有效标识和读写方向要对应实际接口，而非仅确认“有缓存”。[1][2] | 寄存器或器件内存储资源，具体实现与容量按设计资源报告确认；不是统一指定一颗SRAM。[1] |
| 事务控制／状态逻辑 | 协调地址、数据与响应，管理开始、完成、暂停和错误。AXI的独立通道仍有响应依赖规则；DMA错误与正常流控等待须分别处理。[1][2] | 状态机、寄存器及数字控制资源；复位、时钟和软件接口随实际设计文件交付。[1] |
十二项参数先标明属于逻辑、芯片还是板卡
AXI DMA手册能确认逻辑接口及配置，但不提供统一BIU外壳、供电、温度、封装或重量。采购若交付板卡或芯片，需另附实际型号资料，并把设计配置与实测性能一起记录。
左右滑动查看完整表格 →
| 参数 | 资料与范围 | 选型含义 |
|---|---|---|
| 总线接口与版本 | 分清片内AXI、流接口和外部PCIe链路 | AMD AXI DMA连接AXI4存储器映射与AXI4-Stream，AXI4-Lite用于控制；PCIe DMA／Bridge是另一种子系统。协议版本、角色和两端接口须明确，不由BIU名称默认PCIe Gen3×4。[1][4] |
| 数据传输速率 | 链路理论值与DMA有效吞吐量分别给 | Gen3×4按8GT/s、128/130编码计算，单向约3.94GB/s，尚未扣除包与系统开销。AXI DMA的测试结果另受配置、时钟、方向和传输量限定，不能把链路数值当DMA保证。[1][5] |
| 地址与数据通路宽度 | 地址位数、存储器侧／流侧数据位数分别列 | PG021地址空间可配置32–64位，主AXI4数据通路可选32、64、128、256、512、1024位。PCIe×4是通道数，不能视为32位并行总线；选项仅说明该IP的能力。[1] |
| 工作电压与电源对象 | 实际芯片的电源轨及板卡输入分别确认 | 软IP是在支持器件中实现的逻辑，其供电条件来自承载器件。内核、I/O、收发器和板卡供电从实际器件与板卡文件核对。[1] |
| 运行温度与器件等级 | 采用承载芯片／板卡的实际额定条件 | 实现器件系列、等级及散热设计影响可用运行条件，不能从协议或逻辑模块名称认定商业级或工业级温度。逻辑功能仿真不等于温度验收。[1] |
| 储存温度 | 芯片、板卡及附件按交付文件核对 | 未通电储存与实际运行是不同状态。BIU逻辑配置没有单独储存温度，需从承载产品的包装、器件和装配资料取得。[1] |
| 湿度与安装环境 | 板级防凝露及环境条件随实际产品确认 | 片内总线协议不规定整板湿度范围。若交付板卡，安装环境、连接和保护条件要另列，不能以一个逻辑核的功能验证证明防潮能力。[1] |
| 功耗与热设计 | 逻辑增量、器件及整板功率分别评估 | PG021设计流程要求评估时序、资源和功耗收敛；数据宽度、时钟与活动条件影响实现。器件的总消耗及散热设计要结合完整设计，不能由接口速率单独推出。[1] |
| 信号完整性与接口验证 | 片内协议／时序和板外高速通道分开验收 | VALID／READY协议检查属于片内接口验证；PCIe通道、电气测量与互操作属于另一层。回波损耗需指定频率、端口及规范版本，按对应规范和实际通道验证。[2][5] |
| 延迟与测量起止点 | 用周期及对应时钟标出被测路径 | PG021分别列描述符到地址、地址到流数据等阶段延迟，且为典型配置。还需区分硬件路径、总线等待和软件可见完成时间，并在约定条件下测试。[1] |
| 交付形式与封装 | IP文件／设计、承载芯片或板卡分别标明 | AMD将AXI DMA作为软IP提供设计文件、约束及示例。BGA等封装属于所选芯片，不是逻辑接口功能默认具有的封装，报价需写清交付对象。[1] |
| 重量与机械接口 | 芯片或整板／散热附件按装配对象给 | 逻辑IP没有独立机械重量。板卡长度、安装固定、散热和附件由实际装配文件确认，不把软件或RTL模块当实物尺寸证明。[1] |
地址空间、数据宽度和PCIe通道数分别匹配
Linux DMA文档区分CPU虚拟地址、CPU物理地址及设备使用的DMA／总线地址；IOMMU或主机桥可能改变它们之间的映射。不能把CPU指针直接填进DMA地址寄存器，硬件地址宽度也需与驱动声明和平台映射匹配。[3]
片内AXI数据宽度表示每拍数据通路的规模，地址宽度决定可表达的地址范围；PCIe的×4表示链路通道数。PG021中存储器映射接口和流接口又有各自宽度设置。集成图应标清这些边界、时钟和转换模块，不能靠同样的“32”字样判断兼容。[1][4][5]
左右滑动查看完整表格 →
理论链路带宽与有效数据吞吐量分别验收
PCI-SIG的Gen3说明列8GT/s和128b/130b编码，其表中双向总量与每通道每方向带宽分开。对×4链路，只扣编码开销的单向理论值为8×4×128/130÷8≈3.94GB/s；这里按十进制GB/s计算，还没扣事务包、控制、重试或系统等待。不能用32Gbit/s直接表示应用数据吞吐量，也不应把双向总量报成单向速度。[5]
AMD PG021在默认IP配置、100MHz和10000字节测试下列MM2S为399.04MB/s、S2MM为298.59MB/s。这是存储器与流之间的AXI DMA例，不是PCIe链路测试。两方向脚注分别以首个arvalid到tlast、首个tvalid到最后wlast计时；这些数值不能放到任意BIU型号的保证表。[1]
延迟表也分阶段：从尾描述符写入到SG地址请求、从SG请求到数据读取请求、从读取请求到流数据有效的周期数不同。交付测试应写起止信号、时钟、模式、传输长度、对齐、背压及并发状态；只报一个纳秒值无法解释客户看到的完成时间。[1]
READY暂低是流控，VALID等待READY才可能死锁
Arm AXI规范要求发送端有有效信息时提出VALID，不能等接收端READY才提出；一旦提出，握手前须保持有效信息稳定。接收端可以等VALID再提出READY。若双方都等对方先动作，就违反依赖规则，可能无法推进；正常背压等待则不等于数据损坏。[2]
AXI的写地址、写数据和响应是独立通道，但仍必须遵守响应与最后数据拍的依赖关系，不能把“独立”理解为任意顺序都正确。仲裁、缓冲和状态机要按真实协议验收，而不是仅检查时钟在跳动。[2]
PG021简单DMA模式由地址、长度和控制寄存器启动，长度寄存器最后写入；未使能相应数据重对齐时，非对齐地址会产生未定义结果。接收缓冲也要覆盖所接收的数据量。这里说明该IP的集成约束，实际项目按所用版本与模式执行，不能把一种配置流程套到所有总线接口。[1]
先读错误状态和地址映射，再判断硬件或散热故障
PG021区分DMA内部错误、从设备错误、地址解码错误，以及Scatter/Gather描述符相关错误。无效地址、重复使用完成状态的旧描述符和接收长度配置等应按对应模式诊断；“传输超时”不是一种能直接定位硬件损坏的结论。保留状态寄存器、地址、长度、模式及波形，按设备流程恢复。[1]
Linux的DMA映射需要检查映射结果；CPU与设备交接可重复使用的流式缓冲时，还需按适用方式同步。即使使用一致性DMA内存，发布描述符也可能需要内存屏障。数据与描述符可见性的错误不能仅靠提高总线频率或增加硬件缓存解决。[3]
复位与时钟也按协议和IP分别核对。Arm要求AXI复位释放与对应时钟同步；PG021规定axi_resetn与控制时钟同步，并持续至少最慢时钟的16个周期。这是该核的要求，不是所有BIU统一复位时间。对于实际板卡，同时按其文件记录电源、温度、连接及散热状态；实物板卡维护按其设备手册执行，接口逻辑调试与散热、连接器维护分开。[1][2]
左右滑动查看完整表格 →
询价提交接口表、驱动环境和性能测试定义
交付对象：逻辑IP／芯片／板卡；器件、工具及版本：[ ]
两端协议、主从角色、地址空间、数据宽度和时钟：[ ]
传输方向、模式、长度、突发、对齐及背压：[ ]
CPU／操作系统、驱动、DMA地址映射及缓冲交接：[ ]
所需吞吐量及计时起止点、测试量和并发状态：[ ]
复位、错误状态、异常恢复和数据比对测试：[ ]
若交付实物：电源、器件等级、封装、热设计及装配：[ ]
交付接口／寄存器文档、约束、示例、驱动及测试报告：[ ]
关联的应用系统与部件
以下入口来自产品关系，用于继续查阅；具体机型的装配和兼容性仍需对应型号资料。
应用系统
关联部件
资料来源与适用范围
核对日期：2026-10-14。标准公开摘要支持其范围；具体尺寸、公差和验收要求须按约定标准全文及图纸执行。
- AMD AXI DMA v7.1产品指南PG021，2025-06-24当前附件93页；5–11、17–19、66–69、配置及集成章节。软IP的接口、性能表脚注、启动、时钟／复位与错误；不作为独立BIU封装资料。
- Arm AMBA AXI／ACE协议，IHI0022H，2020A1-27–29与A3-40–46：通道、互连、握手依赖及复位。用于所讨论AXI机制，不宣称所有总线采用同一顺序或这是全部协议的最新版。
- Linux内核：DMA映射指南CPU／DMA地址、寻址能力、映射检查、一致性与流式缓冲交接；适用于Linux驱动场景，非芯片电气规格。
- AMD PCIe DMA／Bridge产品指南PG195，v4.2，2026-07-22PCIe集成块与AXI4／AXI4-Stream用户接口的子系统边界；不把PG021与PG195当同一型号。
- PCI-SIG：PCI Express 3.0技术问答8GT/s、128b/130b编码、每通道每方向与双向总量、代际协商及互操作范围；Gen3历史技术说明，不推测付费规范的电气限值。