串并转换是数据重排，输出是否保持要看结构
三个功能维度中，时钟恢复并非每种电路都有
这是芯片内部功能结构参考，未提供制造料号、数量、晶圆工艺或金属互连清单。普通外部时钟移位寄存器与高速解串器分别说明，不能按功能名称拼出一张所有芯片都相同的制造BOM。[1][3][4]
左右滑动查看完整表格 →
| 部件 | 作用 | 材料与配置 |
|---|---|---|
| 移位级与所需字保持 | 逐位保存并移动串行数据。595另有独立存储寄存器，在移位期间可保留上一并行字；164逻辑图没有这一级独立输出存储，移位过程会改变各级输出。[1][3] | 按具体芯片的CMOS功能图理解；裸片工艺、互连金属、介质和封装材料须对应厂商资料，不凭逻辑框图声明铜／铝或工艺节点。 |
| 外部时钟、锁存与接口定时 | 595明确需要外部SRCLK与RCLK；这不等于内置从数据恢复时钟的电路。DS90CR286A另有PLL并锁定转发来的LVDS时钟，所需时钟来源和锁定条件要按该接口确定。[1][4] | 时序功能由所选芯片及外部控制源实现。PLL／CDR仅按具体架构列入，不把独立晶振、环路滤波器或自动时钟恢复当所有串并器标配。 |
| 并行输出缓冲与使能 | 将已存数据驱动到外部逻辑。595的OE高使QA～QH为高阻，低使能输出；OE不会替代移位或锁存，也不是把存储字清零。输出负载必须满足电压、电流与时序条件。[1] | 输出级类型、封装与供电路径按器件资料核对；外部LED、缓冲或驱动器不是芯片内部BOM，高阻状态也不构成电气隔离或安全关断证明。 |
用同一供电、温度和负载条件比较电气参数
主要数字来自TI SCLS041J（技术修订2021-10）的SN74HC595列，订货附录日期为2026-09-18。SN54、其他厂商595与高速LVDS接收器分别处理，不把不同器件的最高速度和最大驱动拼在一起。
左右滑动查看完整表格 →
| 参数 | 资料与范围 | 选型含义 |
|---|---|---|
| 串行时钟与有效字更新率 | SN74HC595：4.5V、−40～85°C时fclock最高25MHz | 同表在2V为5MHz、6V为29MHz；需同时满足脉宽、数据建立／保持与SRCLK到RCLK要求。8位字需要对应移位和锁存序列，时钟MHz不等于每秒并行字数；其他协议的每通道速率另算。[1] |
| 供电与输入电压边界 | SN74HC595推荐VCC 2～6V；VI为0～VCC | 电源范围与数据引脚允许电压不同。该手册应用段另出现“任意有效VCC时输入可到5.5V”的说法，与推荐VI范围不一致；低压供电接较高信号前应取得原厂确认，不据该句假定过压容限或直接照接。[1] |
| 带负载的输出电压 | 4.5V供电、QA～QH负载±6mA：VOH至少3.84V、VOL至多0.33V | 以上为SN74HC595全推荐温度列的对应负载条件，不是固定电压源。低负载与较大电流的电平保证不同，须将源端VOH／VOL与接收端VIH／VIL逐一匹配。[1] |
| 工作温度与器件系列 | TI SN74HC595：环境−40～85°C | 同手册SN54列与Nexperia器件范围不同，不能只看“595”共名便扩温。此处是规定环境工作条件；封装热阻、板级温升与具体负载另外核对。[1][2] |
| 存储温度 | TI手册Tstg：−65～150°C（极限额定项） | 这是非工作存储边界，不保证器件在该温度运行，也不提供装板后湿热或长期寿命承诺。把推荐工作条件、存储和焊接峰值温度分别处理。[1] |
| 输入逻辑阈值 | TI HC595在4.5V：VIH至少3.15V，VIL至多1.35V | Nexperia HC为CMOS输入，HCT为TTL输入且推荐电源4.5～5.5V；两者不能因名称相近互换。“3.3V控制器”还需查其实际最小高电平输出，不只比较标称电源。[1][2] |
| 并行输出电平与高阻 | 595的QA～QH为三态输出；OE高为高阻 | 高阻既不是逻辑0，也不是主动保持低电平；共享总线或外接负载必须定义未驱动状态并避免总线争用。QH′是用于级联的串行输出，不能与八路并行输出的负载条件混为一项。[1] |
| 传播延迟与路径 | RCLK→QA～QH：4.5V、50pF下典型17ns／25°C，最大37ns／全推荐温度 | 换成150pF负载时同路径全温最大为50ns；SRCLK→QH′、OE使能／禁用是其他路径。不能用首页某一典型tpd作为所有信号、负载和温度的上限。[1] |
| 输出驱动及总电流限制 | 按QA～QH的±6mA／4.5V电平测试条件核对负载 | 绝对最大±35mA单输出与±70mA电源／地通路是应力额定，不当连续设计工作点。需要更大LED或执行负载时应重新选驱动与供电方案，而不是把电流拉到极限再保证逻辑电平。[1] |
| 静态电流与切换功耗 | SN74HC595 ICC最大80µA：6V、输入在电源轨、输出无负载 | 该静态测试不包括实际负载的所有能耗。时钟、输入过渡、输出切换及电容负载影响实际消耗；热评估需要使用具体电路和封装，不把静态µA换成整板固定mW保证。[1] |
| 封装、焊盘及完整订货号 | TI例：SN74HC595DR为SOIC(D)16脚；PWR为TSSOP(PW)16脚 | 2026-09-18附录区分具体尾缀及供货状态；名称相近、脚数相同不代表封装外形与焊盘相同。Nexperia还列DHVQFN等封装，不能据别家选项为TI型号添加QFN供货保证。[1][2] |
| 器件级静电额定 | TI SNx4HC595：HBM 2000V；CDM 1000V | 原表分别标ANSI/ESDA/JEDEC JS-001与JS-002，两个模型不能混成同一抗扰度。生产和装配仍需适当ESD控制；芯片额定不能单独证明整机外部接口的静电防护效果。[1] |
| 运行湿度与封装吸湿 | 所读电气表未给通用品类运行RH保证 | 订货附录的MSL及峰值回流温度描述封装吸湿／焊接管理，不是设备在某湿度下工作的额定。板级防凝露、环境防护和储存／回流条件需分开规定。[1] |
| RoHS声明与订单匹配 | 2026-09-18附录SN74HC595DR等明确标RoHS Yes | 同一附录也有其他订货号标No或待联系项，因此按完整型号、尾缀与当前原厂声明匹配。这里不把“串行转并行”这一功能当环保合规证书，也不据一个芯片声明推整机已满足全部市场要求。[1] |
移位、锁存、清零和高阻，是四种不同操作
以SN74HC595为例，下面四项由不同引脚和边沿控制。控制软件应在示波器或逻辑分析仪上核对真实信号，而不是只看最后一个LED图案；若两时钟直接连接，须接受手册说明的一个时钟级差。[1]
左右滑动查看完整表格 →
普通GPIO扩展与LVDS解串，不能只比较Mbps
SN74HC164是8位串入并出移位寄存器，其首图由各级触发器直接输出；若需要整个字准备好再一起更新输出，应检查是否具备595这类独立存储级，而非仅看“串入并出”名称。反过来，额外锁存会影响控制线和更新时序，必须纳入设计。[1][3]
TI DS90CR286A将四路LVDS数据变为28位LVCMOS，并使用单独的LVDS时钟输入及PLL。原厂例中66MHz时钟对应每路462Mbps、合计1.848Gbps；这些是该链路的不同速率口径，不是普通595的移位能力或任意串行协议通用吞吐量。[4]
给供方的接口定义应列数据是否已经数字化、串行电气形式、数据位宽、时钟来自哪里、边沿和位顺序、输出如何锁存、负载与电源。若来自ADC、显示或视觉链路，另列上游接口协议；不能只凭ADC或解串器的系统名称判断这个器件可以接入。[1][3][4]
先核对位序与控制边沿，再查电平、供电和负载
信号异常和连接可靠性需要分别检查：对照输入位序、移位／锁存边沿、使能及复位，分别看建立／保持、负载电平、供电与信号过冲。595手册要求不用的输入有确定高低状态，提醒总线争用与布线／负载引起的振铃。不能靠“低功耗”或“屏蔽线”一句话代替这些验证。[1]
原厂应用页同时有输入过压容限与推荐VI范围不一致的表述，接高于供电的信号前要确认具体器件和限流／钳位条件。绝对最大额定不是功能工作范围；温度限值按器件工作条件和板级热设计核对。ESD损伤可能表现为参数退化，应按电气性能重新测试。[1]
验收时保留完整订货号、温度和负载条件、原理图／软件版本、采集的SER／两时钟／OE／复位与输出波形，以及错位、漏拍或争用的复现条件。高速链路另按相应器件时钟和输出映射验证，普通移位寄存器不能照搬其他协议的抖动／误码阈值。[1][4]
资料来源与适用范围
核对日期：2026-10-14。串并功能、逻辑系列与接口协议分别核对；数值随具体型号、供电、温度及负载条件使用。原厂案例用于技术解释，本页暂无已核实中国供货厂家。
- TI SNx4HC595：SCLS041J技术手册与订货附录技术修订2021-10；已读定义、引脚、电气／时序／功能及应用说明和2026-09-18订货附录。关键表第4～8、12、17～18页核图；SN54与SN74列、典型与极限分别。不视为41页机械附件全读。
- Nexperia 74HC595／74HCT595：Rev12，2024-03-20公开原厂PDF的结构、型号及第7～8页HC/HCT推荐电源和输入阈值范围；只用于系列区别，不拼接TI性能或当全部封装通用保证。
- TI SNx4HC164：SCLS115G，2015-09首章说明和逻辑图用于对比直接移位输出，非独立存储级结构；未把38页全部附件或其他温度档指标移入本页。
- TI DS90CR286A系列：SNLS043H，2016-01首页描述及典型链路用于区分LVDS转发时钟、PLL与并行输出；66MHz／462Mbps每路／合计吞吐量限该例，不等全部高速解串器规格。