行业组件数据 · 2026

晶体管对

繁體:電晶體對

由两个紧密匹配的双极型晶体管(BJT)或场效应晶体管(FET)组成的差分放大器配置,用于放大两输入信号的电压差并抑制共模信号。

技术定义与适配语境
典型 晶体管对 会按材料、尺寸公差、适配关系和失效风险在 计算机、电子和光学产品制造 中评估。

晶体管对由两个紧密匹配的双极型晶体管(BJT)或场效应晶体管(FET)集成在差分放大器配置中构成。该组件放大两个输入信号之间的电压差,同时抑制共模信号,使其成为精密模拟电路、运算放大器和仪表系统的关键元件。匹配确保了相同的热特性和电特性,以实现最佳性能。 基于差分放大原理工作:两个晶体管共享一个公共发射极/源极电流。输出与它们的基极/栅极之间的电压差成正比,放大差分信号,同时抵消共模噪声。这提供了高共模抑制比(CMRR)、稳定性和信号处理中的线性度。

组件规格

定义
晶体管对由两个紧密匹配的双极型晶体管(BJT)或场效应晶体管(FET)集成在差分放大器配置中构成。该组件放大两个输入信号之间的电压差,同时抑制共模信号,使其成为精密模拟电路、运算放大器和仪表系统的关键元件。匹配确保了相同的热特性和电特性,以实现最佳性能。

基于差分放大原理工作:两个晶体管共享一个公共发射极/源极电流。输出与它们的基极/栅极之间的电压差成正比,放大差分信号,同时抵消共模噪声。这提供了高共模抑制比(CMRR)、稳定性和信号处理中的线性度。
工作原理
Operates on the differential amplification principle: two transistors share a common emitter/source current. The output is proportional to the voltage difference between their bases/gates, amplifying differential signals while canceling out common-mode noise. This provides high common-mode rejection ratio (CMRR), stability, and linearity in signal processing.
材料
半导体材料:硅(Si)用于BJT或FET有时使用砷化镓(GaAs)用于高频应用。封装:环氧树脂或陶瓷封装带金属引线(例如TO-92、SOT-23)。
Ic
100mA-1A
Gain
50-200 (typical)
Vceo
30-60V
Package
Dual in-line, surface mount
Temperature Range
-55°C to +150°C
Matching Tolerance
<5% for Vbe and hFE
标准
ISO 9001IEC 60747JEDEC

行业分类与别名

晶体管对 的常用贸易名称、技术标识和检索关键词。

上级产品

该组件会出现在以下整机或工业产品中。

FMEA · 风险与缓解

诱因 → 失效模式 → 工程缓解

Mismatched transistor parameters->Increased offset voltage, reduced CMRR, circuit imbalance->Use factory-matched pairs, implement thermal compensation circuits, regular calibration
Overvoltage or overcurrent->Transistor breakdown, permanent damage->Incorporate current limiting resistors, voltage clamping diodes, proper circuit protection
Poor soldering or mechanical stress->Intermittent connections, open circuits->Follow IPC soldering standards, use strain relief in PCB design, conduct vibration testing

工业生态与工程逻辑

0
Thermal runaway if mismatched
1
Electrostatic discharge (ESD) damage
2
Solder joint failure due to thermal cycling

合规与检测

tolerance
Electrical parameters within ±10% of datasheet values; matching tolerance <5% for critical pairs
test method
DC parameter testing (Vbe, hFE), AC small-signal analysis, thermal cycling per MIL-STD-883, CMRR measurement

制造该组件的工厂

来自 CNFX 组件能力表的相关制造商资料。

制造商列表用于前期研究和供应商能力理解,不代表认证、排名或交易担保。

采购评估维度

不是客户评论,也不是实时热度。以下维度用于前期 RFQ 准备和供应商评估。

技术文档
4/5
制造能力
4/5
可检验性
5/5
供应商透明度
3/5

这些分值是采购评估维度示例,不代表真实客户评分、具体国家买家反馈或实时询盘。

相关组件

常见问题

Why are transistors in a pair closely matched?

Matching ensures identical thermal drift and gain characteristics, which is critical for minimizing offset voltages and maximizing common-mode rejection in differential amplifiers.

Can I use unmatched transistors in a differential pair?

No, using unmatched transistors degrades performance by increasing offset errors, reducing CMRR, and causing temperature-dependent inaccuracies in amplification.

What are common applications of transistor pairs?

Used in operational amplifiers, instrumentation amplifiers, analog comparators, audio preamplifiers, and medical devices for precise signal conditioning and noise reduction.

我可以直接联系工厂吗?

CNFX 是开放目录,不是交易平台或采购代理。工厂资料和表单用于帮助你准备直接沟通。

CNFX Industrial Component Index · 计算机、电子和光学产品制造

数据基础

CNFX 制造商资料、技术分类、公开产品信息和持续合理性检查。

初步技术归类
本页用于结构化准备研究、RFQ 和供应商评估,不替代买方自己的供应商资质审查、标准核验和技术批准。

请求制造能力信息: 晶体管对

说明目标数量、应用场景、交期和关键技术要求,用于准备 RFQ 或供应商评估。

谢谢,信息已发送。
谢谢,信息已收到。

需要制造 晶体管对?

对比具备该组件加工或装配能力的制造商资料。

创建制造商档案 联系我们
上一个组件
晶体管元件
下一个组件
晶体管芯片
URN:CNFX:ME:UNIT:TRANSISTOR_PAIR