行业组件数据 · 2026

UVLO（欠压锁定）电路

繁體：UVLO（欠壓鎖定）電路

欠压锁定（UVLO）电路是集成在栅极驱动器IC中的一种保护机制，用于监测电源电压，并在电压低于预定阈值时禁用输出。

技术定义与适配语境

典型 UVLO（欠压锁定）电路会按材料、尺寸公差、适配关系和失效风险在计算机、电子和光学产品制造中评估。

欠压锁定（UVLO）电路是集成在栅极驱动器IC中的一种保护机制，用于监测电源电压，并在电压低于预定阈值时禁用输出。这可以防止在电机驱动、逆变器和电源等应用中发生不可靠的开关、直通现象以及对功率半导体的损坏。 UVLO电路通过比较器持续将电源电压与参考电压进行比较。当VCC降至UVLO阈值以下时，比较器输出触发锁存器或逻辑电路，禁用栅极驱动器输出，使其处于高阻抗或逻辑低状态。通常包含迟滞功能，以防止在阈值电压附近发生振荡。

查看完整规格查看制造来源

组件规格

定义

欠压锁定（UVLO）电路是集成在栅极驱动器IC中的一种保护机制，用于监测电源电压，并在电压低于预定阈值时禁用输出。这可以防止在电机驱动、逆变器和电源等应用中发生不可靠的开关、直通现象以及对功率半导体的损坏。

UVLO电路通过比较器持续将电源电压与参考电压进行比较。当VCC降至UVLO阈值以下时，比较器输出触发锁存器或逻辑电路，禁用栅极驱动器输出，使其处于高阻抗或逻辑低状态。通常包含迟滞功能，以防止在阈值电压附近发生振荡。

工作原理

The UVLO circuit continuously compares the supply voltage against a reference voltage using a comparator. When VCC drops below the UVLO threshold, the comparator output triggers a latch or logic circuit that disables the gate driver outputs, putting them in a high-impedance or logic-low state. Hysteresis is typically incorporated to prevent oscillation near the threshold voltage.

材料

半导体硅（CMOS/BiCMOS工艺）、金键合丝、铜引线框架、环氧模塑料

Hysteresis

200-500mV typical

Response Time

<1μs

Supply Voltage Range

10V to 20V

Operating Temperature

-40°C to +125°C

UVLO Threshold Voltage

Typically 8-12V (adjustable in some ICs)

标准

ISO 26262IEC 60747AEC-Q100

行业分类与别名

UVLO（欠压锁定）电路的常用贸易名称、技术标识和检索关键词。

上级产品

该组件会出现在以下整机或工业产品中。

栅极驱动集成电路

一种为开关应用中的功率晶体管（MOSFET、IGBT）栅极提供必要电压和电流的集成电路。

查看产品详情 ->

FMEA · 风险与缓解

诱因 → 失效模式 → 工程缓解

Power supply voltage drop below minimum operating level->Gate driver outputs disabled, system shutdown->Implement proper power supply design with adequate headroom and filtering

UVLO comparator malfunction->False triggering or failure to trigger->Use ICs with built-in self-test features and follow manufacturer's layout guidelines

Inadequate hysteresis design->Output oscillation during voltage transients->Select ICs with appropriate hysteresis or add external components as specified

工业生态与工程逻辑

兼容对象

Motor drives Power inverters Switching power supplies Industrial automation controllers

可替换件

Texas Instruments Infineon STMicroelectronics ON Semiconductor Microchip

Insufficient UVLO threshold causing premature shutdown

Lack of hysteresis leading to output oscillation

Slow response time during voltage dips

合规与检测

tolerance

±5% on UVLO threshold voltage

test method

Power supply ramp testing with oscilloscope monitoring of enable/disable transitions

制造该组件的工厂

来自 CNFX 组件能力表的相关制造商资料。

添加你的工厂

制造商列表用于前期研究和供应商能力理解，不代表认证、排名或交易担保。

采购评估维度

不是客户评论，也不是实时热度。以下维度用于前期 RFQ 准备和供应商评估。

技术文档

4/5

制造能力

4/5

可检验性

5/5

供应商透明度

3/5

这些分值是采购评估维度示例，不代表真实客户评分、具体国家买家反馈或实时询盘。

常见问题

What happens when UVLO activates in a gate driver?

When UVLO activates, the gate driver outputs are disabled (typically pulled low or high-impedance), preventing MOSFET/IGBT switching until voltage returns above the threshold with hysteresis.

Can UVLO thresholds be adjusted?

Some gate driver ICs offer adjustable UVLO thresholds through external resistors, while most have fixed thresholds optimized for specific applications.

Why is hysteresis important in UVLO circuits?

Hysteresis prevents oscillation and unstable operation when supply voltage fluctuates near the threshold, ensuring clean transitions between enabled and disabled states.

我可以直接联系工厂吗？

CNFX 是开放目录，不是交易平台或采购代理。工厂资料和表单用于帮助你准备直接沟通。

CNFX Industrial Component Index · 计算机、电子和光学产品制造

数据基础

CNFX 制造商资料、技术分类、公开产品信息和持续合理性检查。

初步技术归类

本页用于结构化准备研究、RFQ 和供应商评估，不替代买方自己的供应商资质审查、标准核验和技术批准。