PLL电路使用鉴相器将输入参考信号的相位与压控振荡器（VCO）输出的相位进行比较。鉴相器产生与相位差成比例的错误电压。该错误电压经过滤波后施加到VCO，调整其频率以最小化相位差，从而将输出信号的相位和频率锁定到输入参考。
| 参数 | 典型区间 | 选型说明与越界后果 |
|---|---|---|
| 电源电压 | 3.3–5.0 V DC | Operating range for standard logic levels |
| 工作频率范围 | 1–100 MHz | Depends on VCO and divider settings |
| 相位噪声 | -100–-80 dBc/Hz @10 kHz偏移 | Lower is better for signal purity |
| 锁定时间 | 1–10 ms | Time to achieve phase lock after frequency change |
| 参考输入灵敏度 | 0.5–1.0 Vpp | Minimum input amplitude for reliable locking |
| 输出驱动能力 | 10–50 pF | Maximum capacitive load on output |
| 工作温度范围 | -40–85 °C | Industrial grade; extended range available |
| 功耗 | 10–100 mW | Depends on frequency and supply voltage |
| 封装类型 | QFN-24 | Other packages available on request |
| 输入阻抗 | 50–100 Ω | Termination for reference input |
| 输出相位噪声底 | -150–-130 dBc/Hz | At high frequency offsets |
| 杂散抑制 | -70–-50 dBc | Rejection of unwanted spurs |
区间为行业参考值，供询价时圈定范围用，不构成供应商承诺。下单前请向法人制造商核实每一项数值与标准。
诱因 → 失效模式 → 工程缓解
| voltage: | 1.8V 至 5.5V（电源电压范围） |
| frequency: | DC 至 3GHz（工作频率范围） |
| phase noise: | -100dBc/Hz @ 1MHz 偏移（典型规格） |
| temperature: | -40°C 至 +125°C（典型工业范围） |
不是客户评论，也不是实时热度。以下维度用于前期 RFQ 准备和供应商评估。
这些分值是采购评估维度示例，不代表真实客户评分、具体国家买家反馈或实时询盘。
目录中列出标准逻辑电平的电源电压范围为3.3–5.0 V DC。请务必与制造商确认您具体型号的确切要求。
工作频率范围为1–100 MHz，取决于VCO和分频器设置。请与供应商确认您应用的实际范围。
相位噪声在10 kHz偏移处为-100至-80 dBc/Hz。较低的值表示更好的信号纯度。请确认您型号的规格。
锁定时间为1–10 ms，表示频率变化后实现相位锁定所需的时间。请根据您的具体操作条件进行验证。
CNFX 是开放目录，不是交易平台或采购代理。工厂资料和表单用于帮助你准备直接沟通。
CNFX 制造商资料、技术分类、公开产品信息和持续合理性检查。
说明目标数量、应用场景、交期和关键技术要求，用于准备 RFQ 或供应商评估。