优先编码器

在请求/授予逻辑单元中，优先编码器是一个关键组件，处理来自各个子系统或外设的多个同时请求信号。它识别具有最高指定优先级的请求，并输出代表该请求标识符的二进制代码。该编码输出随后被授予逻辑用于确定哪个请求者应被授予对共享资源（如总线、存储器或处理器）的访问权，从而确保在存在争用的系统中进行有序且优先的仲裁。编码器通常实现为组合逻辑块，常使用标准逻辑系列或可编程逻辑器件。其输入宽度和输出宽度由系统架构定义；常见配置包括8到3或16到4，其中请求线的数量决定了代码位数。该器件仅根据当前输入状态工作，无存储器或时钟依赖。通常提供一个“有效”输出标志，以指示至少有一个请求存在，这对于下游逻辑区分有效代码和无请求条件至关重要。优先级方案由设计固定，通常将最低索引分配为最高优先级，但也可实现其他方案。在为特定应用选择优先编码器时，工程师必须根据系统要求验证输入/输出宽度、优先级顺序、有效标志行为以及电气特性（如电压电平和传播延迟）。由于这些参数因型号而异，务必与组件的数据手册或制造商确认。编码器不执行除编码之外的任何仲裁；授予逻辑使用其输出来做出最终决策。在具有多个请求者的系统中，编码器确保始终表示最高优先级的请求，防止冲突并确保公平或优先访问。该组件广泛用于中断控制器、总线仲裁器和存储器控制器。采购时，请与供应商核实确切的零件号及其规格，因为目录列表仅提供一般参考范围。

电路持续监视其所有输入请求线。当一个或多个输入有效（逻辑高）时，内部组合逻辑根据预定义的优先级方案（例如，输入0具有最高优先级，输入7具有最低优先级）对其进行评估。然后，它生成与最高优先级有效输入的索引相对应的二进制输出代码。通常断言“有效”输出标志以指示至少存在一个请求。其操作纯粹是组合的，输出仅由当前输入状态决定。