感测放大器

感测放大器是存储芯片（DRAM、SRAM、闪存）中的关键模拟电路，通过检测位线上的微小电压差来读取存储单元中的数据，将这些信号放大到可靠的数字电平，以实现快速访问并降低功耗。在存储阵列中，每对位线连接到一个感测放大器，其作用类似于差分比较器。当访问某个存储单元时，它会在位线上产生一个微小的电压失衡，通常在毫伏范围内。感测放大器检测到这一差异，并利用正反馈迅速将位线驱动到完整的电源轨，表示逻辑0或1。这种放大是必要的，因为存储单元的原始信号太弱，无法被逻辑电路直接读取。感测放大器还在读取操作中恢复动态存储单元的电荷，这一过程称为刷新。其设计必须在速度、灵敏度和功耗之间取得平衡，因为每次存储访问都会激活它们。最小可检测电压差是关键规格，通常以毫伏（mV）表示，并随存储技术和操作条件而变化。感测放大器采用标准半导体工艺制造，材料包括用于晶体管的硅、用于低电阻布线的铜互连以及用于绝缘的介电材料。它们是存储器件性能的组成部分，影响访问时间和整体系统速度。在选择或评估感测放大器时，工程师必须考虑具体的存储架构、所需的灵敏度以及时序约束。对于型号特定参数（如最小可检测电压差）的验证，应与法定制造商或供应商确认，因为目录列表仅提供参考范围。

感测放大器通过差分放大器比较来自存储单元的电压电平。它们利用正反馈将微小的信号差异迅速放大为完整的数字电压摆幅。时序由感测使能信号控制，与存储访问周期同步。当选择某个存储单元时，位线对上会出现微小的电压差。感测放大器检测到该差异，一旦启用，便使用交叉耦合反相器将信号再生为完整的逻辑电平。该过程快速且节能，因为放大器仅在感测阶段消耗显著电流。