行业组件数据 · 2026

差分输入级

繁體:差分輸入級

差分输入级是运算放大器中的关键电路配置,由一对匹配的晶体管(通常是BJT或FET)组成,用于放大两个输入端子之间的电压差,同时抑制共模信号。

技术定义与适配语境
典型 差分输入级 会按材料、尺寸公差、适配关系和失效风险在 计算机、电子和光学产品制造 中评估。

差分输入级是运算放大器中的关键电路配置,由一对匹配的晶体管(通常是BJT或FET)组成,用于放大两个输入端子之间的电压差,同时抑制两个输入共有的信号。该级提供高输入阻抗、低失调电压和优异的共模抑制比(CMRR),为模拟信号处理系统中的精密放大奠定基础。 采用差分对配置,两个相同的晶体管共享一个公共电流源。当两个输入出现相同信号(共模)时,输出保持不变。当出现不同信号(差模)时,电流在晶体管之间不均匀分配,产生与输入差分电压成比例的输出电压差。

组件规格

定义
差分输入级是运算放大器中的关键电路配置,由一对匹配的晶体管(通常是BJT或FET)组成,用于放大两个输入端子之间的电压差,同时抑制两个输入共有的信号。该级提供高输入阻抗、低失调电压和优异的共模抑制比(CMRR),为模拟信号处理系统中的精密放大奠定基础。

采用差分对配置,两个相同的晶体管共享一个公共电流源。当两个输入出现相同信号(共模)时,输出保持不变。当出现不同信号(差模)时,电流在晶体管之间不均匀分配,产生与输入差分电压成比例的输出电压差。
工作原理
Operates using a differential pair configuration where two identical transistors share a common current source. When identical signals appear at both inputs (common-mode), the output remains unchanged. When different signals appear (differential-mode), the current splits unevenly between the transistors, creating an amplified voltage difference at the output that is proportional to the input differential voltage.
材料
半导体材料(硅、砷化镓)、掺杂硅衬底、铝或铜互连、二氧化硅绝缘层、金键合线、陶瓷或塑料封装材料
Slew Rate
0.5 V/μs to 3000 V/μs
Input Impedance
1 MΩ to 10 TΩ
Operating Voltage
±2 V to ±18 V
Temperature Range
-40°C to +125°C
Input Bias Current
1 pA to 100 nA
Input Offset Voltage
10 μV to 5 mV
Gain Bandwidth Product
1 MHz to 1 GHz
Common-Mode Rejection Ratio
80 dB to 120 dB
标准
ISO 9001IEC 60747JEDEC JESD78MIL-PRF-38535

行业分类与别名

差分输入级 的常用贸易名称、技术标识和检索关键词。

上级产品

该组件会出现在以下整机或工业产品中。

FMEA · 风险与缓解

诱因 → 失效模式 → 工程缓解

Transistor mismatch due to manufacturing variations->Increased input offset voltage and reduced CMRR->Implement laser trimming, use monolithic matched pairs, add offset null adjustment circuits
Excessive common-mode input voltage->Saturation or damage to input transistors->Include input protection diodes, implement common-mode voltage limiters, use rail-to-rail input stages
Electrostatic discharge during handling->Gate oxide breakdown in MOSFET inputs or junction damage in BJTs->Incorporate ESD protection circuits, follow proper handling procedures, use anti-static packaging

工业生态与工程逻辑

0
Thermal runaway in unmatched transistor pairs
1
Electrostatic discharge damage to input transistors
2
Common-mode voltage exceeding specifications
3
Latch-up in CMOS implementations
4
Long-term parameter drift

合规与检测

tolerance
Input offset voltage tolerance ±0.5 mV maximum, CMRR minimum 80 dB at DC, input bias current variation ±20% over temperature range
test method
DC parameter testing per IEC 60747, AC performance testing using network analyzers, CMRR measurement with precision differential sources, thermal testing across specified temperature range

制造该组件的工厂

来自 CNFX 组件能力表的相关制造商资料。

制造商列表用于前期研究和供应商能力理解,不代表认证、排名或交易担保。

采购评估维度

不是客户评论,也不是实时热度。以下维度用于前期 RFQ 准备和供应商评估。

技术文档
4/5
制造能力
4/5
可检验性
5/5
供应商透明度
3/5

这些分值是采购评估维度示例,不代表真实客户评分、具体国家买家反馈或实时询盘。

相关组件

常见问题

What is the primary function of a differential input stage?

The primary function is to amplify the voltage difference between two input signals while rejecting any voltage common to both inputs, providing noise immunity and precision signal amplification.

Why is matching between transistors critical in differential stages?

Precise transistor matching minimizes input offset voltage and maximizes common-mode rejection ratio, ensuring accurate differential amplification and reducing output errors.

How does temperature affect differential input stage performance?

Temperature variations cause changes in transistor parameters, affecting offset voltage, bias currents, and gain. Proper thermal design and compensation circuits are essential for stable operation across temperature ranges.

我可以直接联系工厂吗?

CNFX 是开放目录,不是交易平台或采购代理。工厂资料和表单用于帮助你准备直接沟通。

CNFX Industrial Component Index · 计算机、电子和光学产品制造

数据基础

CNFX 制造商资料、技术分类、公开产品信息和持续合理性检查。

初步技术归类
本页用于结构化准备研究、RFQ 和供应商评估,不替代买方自己的供应商资质审查、标准核验和技术批准。

请求制造能力信息: 差分输入级

说明目标数量、应用场景、交期和关键技术要求,用于准备 RFQ 或供应商评估。

谢谢,信息已发送。
谢谢,信息已收到。

需要制造 差分输入级?

对比具备该组件加工或装配能力的制造商资料。

创建制造商档案 联系我们
上一个组件
差分晶体管对
下一个组件
带通滤波器元件
URN:CNFX:ME:UNIT:DIFFERENTIAL_INPUT_STAGE